RESUME TRAINING: ARM NPU, SOC DESIGN & CORTEX-A SUBSYSTEM (DAY 2)

1. Edge AI & Arm NPU Architecture

- **Tantangan Komputasi Edge AI**: Keterbatasan konsumsi daya (power budget), batasan memori dan disipasi termal, variabilitas performa beban kerja, proteksi keamanan perangkat yang terhubung ke jaringan internet, serta portabilitas toolchain software.
- **Portofolio Akselerator AI Arm**:
    - **Arm Helium (MVE)**: Ekstensi vektor pada Cortex-M (misal: M55, M85) yang melipatgandakan lebar datapath (2x) dan meningkatkan performa DSP/ML hingga 4x tanpa memerlukan NPU terpisah.
    - **Keluarga Arm Ethos NPU**:
        - **Ethos-U55 & Ethos-U65**: Dirancang untuk komputasi CNN efisien pada mikrokontroler (end-point AI).
        - **Ethos-U85**: Generasi berkinerja tinggi (hingga ~4 TOPs) dengan dukungan akselerasi Transformer networks dan CNN.
    - **Topologi Integrasi**:
        - *ML Island*: Kombinasi Cortex-M + Ethos NPU untuk pemrosesan AI independen berdaya sangat rendah.
        - *Direct Drive*: Ethos NPU dipasangkan langsung ke cluster Cortex-A untuk mendampingi sistem operasi penuh (Linux/Android).
- **Alur Eksekusi Hardware Ethos**:
    - Bobot (weights) dikuantisasi (INT8), dikompilasi, dan disimpan dalam NVM (Flash).
    - Data input dimasukkan ke SRAM; CPU mengonfigurasi deskriptor data ke NPU melalui register kontrol.
    - NPU mengeksekusi komputasi secara mandiri (direct access) dan memicu interrupt ke CPU setelah inferensi selesai.

2. Alur Pengembangan & Ekosistem Perangkat Lunak AI

- **Tahapan Deployment (Workflow)**:
    a. **Model Selection & Training**: Melatih model berpresisi FP32 (PyTorch / TensorFlow).
    b. **Optimization & Quantization**: Mengkuantisasi model ke representasi integer (INT8 / INT16) untuk efisiensi komputasi edge.

c. **Compilation (Vela Compiler)**: Mengonversi grafik TFLite/TOSA menjadi aliran perintah (command stream) biner yang dieksekusi langsung oleh hardware Ethos NPU.
d. **Integration**: Mengintegrasikan hasil kompilasi ke dalam runtime aplikasi melalui C/C++ build toolchain.
e. **Validation**: Melakukan validasi fungsional dan analisis performa menggunakan subsistem referensi Arm Corstone atau emulator FPGA.

- **Standarisasi & Akselerasi Software**:
  - **TOSA (Tensor Operator Set Architecture)**: Spesifikasi terbuka untuk menstandarkan operator dasar ML guna mencegah fragmentasi operator grafis.
  - **CMSIS-NN**: Library komputasi neural network open-source yang dioptimasi khusus untuk arsitektur Cortex-M.
  - **KleidiAI**: Kumpulan kernel ML tingkat rendah teroptimasi dari Arm untuk mempercepat eksekusi model generatif/LLM pada arsitektur Cortex-A (memanfaatkan NEON, SVE2, dan SME2).

3. DynamIQ Shared Unit (DSU) & Multicore Subsystem

- **Peran DSU**: Subsistem interkoneksi terpadu yang menghubungkan kombinasi core performa (big) dan hemat daya (LITTLE) dalam satu cluster terkoheren.
- **Antarmuka Bus & Interkoneksi**:
  - **CHI (Coherent Hub Interface) & ACE (AXI Coherency Extensions)**: Protokol bus utama untuk menjaga koherensi data antar-core dan memori sistem.
  - **ACP (Accelerator Coherency Port)**: Jalur akses langsung bagi akselerator eksternal ke domain memori koheren CPU.
- **Fitur Manajemen Cache L3**:
  - Ukuran kapasitas yang dapat dikonfigurasi (configurable size & multi-slice architecture) serta dilengkapi proteksi ECC (Error-Correcting Code).
  - **Cache Partitioning**: Mengalokasikan kapasitas cache berdasarkan skema ID (schemeID) untuk mencegah satu proses memonopoli seluruh ruang L3.
  - **Cache Stashing**: Akselerator atau periferal luar dapat langsung mengarahkan data masuk ke cache L3 untuk memangkas latensi DRAM.
- **Manajemen Daya DSU**: Mendukung domain clock asinkron serta kontrol status daya bertingkat (ON, Functional Retention, Memory Retention, OFF) yang diatur melalui hardware handshakes atau external power controller.

4. Arsitektur Mikroprosesor: Studi Kasus Cortex-A76

- **Tahapan Pipeline Utama**:
  - **Instruction Fetch**: Dilengkapi Branch Predictor dinamis canggih, instruksi cache L1, dan L1 Instruction TLB (µTLB).

    - **Decode & Rename**: Menerjemahkan instruksi arsitektur AArch64/AArch32 dan memetakan register logis ke register fisik untuk memfasilitasi eksekusi Out-of-Order (OoO).
    - **Issue & Execute Pipelines**: Mengantrekan instruksi ke ALU paralel, unit pemrosesan vektor, dan subsistem akses memori L1/L2.
- **Memory Management Unit (MMU) & Address Translation**:
    - Menerjemahkan alamat virtual (Virtual Address / VA) menjadi alamat fisik (Physical Address / PA).
    - Menggunakan struktur translasi 2 tingkat (2-Level TLB): µTLB berkecepatan tinggi diikuti L2 TLB terpadu.
    - Apabila terjadi kegagalan pencarian (TLB miss), unit hardware table walker membaca tabel halaman di memori; kegagalan validitas alamat menghasilkan Translation Fault.

5. Fondasi Desain SoC (System-on-Chip)

- **Alur Perancangan Semikonduktor (SoC Flow)**:
    - **Frontend**: Perumusan spesifikasi arsitektur → penulisan RTL (Register Transfer Level, Verilog/VHDL) → integrasi blok IP → sintesis logika (Logic Synthesis).
    - **Backend**: Perancangan fisik silikon (Physical Implementation: floorplanning, placement, clock-tree synthesis, routing) → verifikasi post-layout (DRC, LVS, timing) menggunakan software EDA (Synopsys, Cadence, Siemens) → pembuatan file masker GDSII untuk penyerahan pabrik (Tape-out).
    - **Foundry & Post-Silicon**: Fabrikasi wafer fotolitografi → pemotongan wafer dan pengemasan (ATP / OSAT) → pengujian elektrik → silicon bring-up.
- **Ko-Desain Hardware & Software**: Pengembangan firmware dasar (bare-metal drivers, HAL, OS kernel) berjalan paralel dengan verifikasi hardware menggunakan simulator arsitektur, virtual prototype (Arm Virtual Hardware), dan emulasi FPGA.
- **Arm Corstone Subsystems**: Paket arsitektur referensi teruji dan siap pakai (contoh: SSE-300, SSE-310, Corstone-1000) yang menggabungkan core Cortex, System IP, interkoneksi AMBA, dan keamanan TrustZone guna memangkas time-to-market desain chip.